跳至內容

硬掩模

維基百科,自由的百科全書

硬掩模是在半導體加工中用作刻蝕掩膜的材料,替代聚合物或其他有機的「軟」抗蝕劑英語Resist材料。

當被刻蝕的材料本身是有機聚合物時,就需要使用硬掩模。用於刻蝕該材料的任何物質也會刻蝕用來定義其圖案的光刻膠,因為光刻膠也是有機聚合物。例如,在超大規模集成電路製造中用於圖案化低介電常數絕緣層時,就會出現這種情況。[1]聚合物易被等用於電漿體蝕刻的反應性氣體刻蝕。

使用硬掩模需要額外的沉積工藝,因此會增加成本。首先,通過標準光刻工藝沉積硬掩模材料並將其刻蝕成所需圖案。隨後,可以通過硬掩模對下層材料進行刻蝕。最後,通過進一步的刻蝕工藝去除硬掩模。[1]

硬掩模材料可以是金屬或電介質。二氧化矽碳化矽等基於矽的掩模通常用於刻蝕低κ介電層。[1]然而,用於絕緣銅互連的碳摻雜氫化矽氧烷(SiOCH)[2]需要使用能腐蝕矽化合物的刻蝕劑。對於該材料,則使用金屬或無定形碳硬掩模。最常見的金屬硬掩模是氮化鈦,但也曾使用氮化鉭英語Tantalum nitride[1]

參考

[編輯]
  1. ^ 1.0 1.1 1.2 1.3 Shi, Hualiang; Shamiryan, Denis; de Marneffe, Jean‐François; Huang, Huai; Ho, Paul S.; Baklanov, Mikhail R. Plasma Processing of Low‐kDielectrics. Advanced Interconnects for ULSI Technology. 2012-02-17: 87 [2025-06-14]. doi:10.1002/9781119963677.ch3. 
  2. ^ Mathad, G.; Electrochemical Society (編). Copper interconnects, new contact metallurgies/structures, and low-k inter-level dielectrics: at the 214th ECS meeting ; October 12 - 17, 2008, Honolulu, Hawai, USA ; [papers ... presented in the Symposium "Low k Inter-Level Metal Dielectrics and New Contact and Barrrier Metallurgies/Structures", held during the PRiME 2008 joint international meeting of the Electrochemical Society and the Electrochemical Society of Japan]. ECS transactions. Red Hook, NY: Curran. 2009: 133. ISBN 978-1-61567-293-6.