跳转到内容

射极耦合逻辑电路

维基百科，自由的百科全书
1972年摩托罗拉ECL 10,000基本或/或非门电路图。 [1][2]:5注意Q5和Q6发射极与输出和负电源耦合。 [a][3]

电子学领域中，射极耦合逻辑（ECL）是指一种高速集成电路双极晶体管逻辑电路系列（英语：Logic family）。ECL采用了双极结型晶体管（BJT）差分放大器，这种放大器为单端输入，发射极电流较小，以避免晶体管进入饱和（完全导通）工作区，导致关断缓慢。[4]由于电流被引导在发射极耦合对的两个引脚之间流动，ECL有时也被称为电流引导逻辑（CSL）、[5]电流模式逻辑/电流型逻辑（CML）[6]或电流开关发射极跟随器（CSEF）逻辑。 [7]

在ECL中，晶体管永远不会处于饱和状态，输入和输出电压的摆幅很小（0.8 V），输入阻抗很高，输出阻抗很低。因此，晶体管状态改变很快，门延迟很低，扇出能力很强。[8]此外，差分放大器的电流消耗基本恒定，最大限度地减少了由于电源线电感和电容引起的延迟和故障。其互补输出级通过减少反相器数量减少了整个电路的传播时间。

ECL的主要缺点是电流会持续流入每个开关管，这意味着它需要（并消耗）比其他逻辑电路系列多得多的功率，尤其是在静态时。

由场效应晶体管（FET）制成的发射极耦合逻辑的等效物称为源极耦合逻辑（SCFL）。[9]

差分电流开关（DCS）逻辑是ECL的一种变体，其中所有信号路径和门输入都是差分的。 [10]

历史

[编辑]
Yourke的电流开关（约1955年） [11]

1956年8月，Hannon S. Yourke在IBM发明了ECL。[12]ECL最初被称为电流引导逻辑，用于Stretch、IBM 7090和IBM 7094计算机。 [11]这种逻辑电路也称为电流模式逻辑电路。[13]它还被用于制造IBM 360/91中的IBM先进固态逻辑技术（ASLT）电路。[14][15][16]

Yourke的电流开关是一个输入逻辑电平与输出逻辑电平不同的差分放大器。[17]在Yourke的设计中，两个逻辑参考电平相差3伏特。因此，他使用了两种互补的电路：NPN电路和PNP电路。NPN电路输出可以驱动PNP电路输入，反之亦然。“（这种电路的）缺点是需要更多不同的电源电压，并且需要用到PNP和NPN（两种）晶体管。” [11]

另一种耦合方法是采用齐纳二极管和电阻器将输出逻辑电平转换至与输入逻辑电平相同，而不是交替使用NPN和PNP级。 [18]

从20世纪60年代初开始，ECL电路开始用于单片集成电路。它们包括一个差分放大器输入级（用于执行逻辑运算）和一个射极跟随器级（用于驱动输出并转换输出电压，使其与输入兼容）。射极跟随器的输出级也可用于执行线或逻辑。

摩托罗拉于1962年推出了第一款数字单片集成电路产品线MECL I，[19]并随后开发了它的几个改进系列，包括1966年推出的MECL II、1968年推出的MECL III（其栅极传播时间为1纳秒，触发器切换率为300 MHz）、1971年推出的10,000系列（具有更低功耗和可控边沿速度）， [20]还有于1981年推出的MECL 10H系列。 [2]而仙童于1975年推出F100K系列。[21][22]

ECLinPS（“皮秒级ECL”）系列于1987年推出。 [23] ECLinPS单门延迟500 ps，触发器切换频率1.1 GHz。

ECL的速度快但功耗高，所以主要用于对高速有严格要求的场合。老款高端大型计算机，比如IBM ESA/390计算机系列中的Enterprise System/9000，都使用了ECL。 [24] Cray-1[25]和第一代Amdahl大型计算机也是如此（当前的IBM大型计算机使用CMOS[26]）。 从1975年开始的一段时间内，数字设备公司（DEC）性能最高的处理器全部基于多芯片ECL CPU——从ECL KL10到ECL VAX 8000，一直到VAX 9000。一直到1991年，基于CMOS的CMOS NVAX问世，这种电路价格只有VAX 9000的1/25，而且功耗低得多，却提供了与 VAX 9000相当的性能。[27]MIPS R6000计算机也使用了ECL。其中一些计算机设计使用了ECL门阵列。

实现

[编辑]
该图是基于摩托罗拉MECL的典型ECL电路图。在该原理图中，晶体管T5′ 代表前一个ECL门的输出晶体管，该晶体管为或/或非门的输入晶体管T1提供逻辑信号，或/或非门的另一个输入端位于 T2，输出为Y和Y 。

ECL电路的基础电路是一对发射极耦合（长尾）晶体管对，在图中以红色阴影表示。该晶体管对的左半部分（黄色阴影）由两个并联的输入晶体管T1和T2（此处考虑一个典型的双输入门）组成，实现或非逻辑。右侧晶体管T3的基极电压由一个参考电压源（浅绿色阴影）固定，该电压源由带有二极管热补偿的分压器（R1、R2、D1和D2）组成，有时还会有一个缓冲发射极跟随器（图中未显示），因此发射极电压保持相对稳定。因此，共发射极电阻RE的作用几乎相当于一个电流源。当输入中有任意一个为逻辑“1”时，T1或T2的集电极电流增大，负载电阻RC1的输出电压降低，输出逻辑“0”；而由于RE的电流源特性，T3的集电极电流减小，负载电阻RC1的输出电压升高，输出逻辑“1”。输入均为逻辑“0”时则相反。集电极负载电阻RC1和RC3的输出电压通过发射极跟随器T4和T5（蓝色阴影）进行转换和缓冲，分别输出至反相和同相输出。输出发射极电阻RE4和RE5并非在所有版本的ECL中都存在。在某些情况下，50 Ω线路终端电阻连接在输入晶体管的基极和被驱动门的−2 V电源之间充当驱动门的发射极电阻。 [28]

运作

[编辑]

下面在输入电压施加到T1基极，而T2输入未使用或施加逻辑“0”的假设下考虑ECL电路的运作。

在电平转换过程中，电路的核心——发射极耦合对（T1和T3）——充当单端输入的差分放大器。长尾电流源（RE）决定流经耦合对两个引脚的总电流。输入电压通过在两个引脚之间分配电流来控制流经晶体管的电流，当电流未接近开关点时，电流会全部流向一侧。此时的增益高于最终状态（见下文），电路切换速度很快。

当输入电压较低（逻辑“0”）时，差分放大器处于过驱动状态。晶体管T1处于截止状态，而另一个晶体管T3处于有效线性区，充当发射极退化共射极电路，会吸收所有电流，从而使另一个截止晶体管处于欠压状态。输入电压较高（逻辑“1”）时则相反。在上述两个晶体管中，处于开启状态的晶体管的发射极电阻相对较高，这会引入显著的负反馈（发射极衰减）。为了防止有源晶体管饱和，使延缓饱和恢复的扩散时间不被计入逻辑延迟， [4]发射极和集电极电阻的选择应确保在最大输入电压下，晶体管两端会残留一些电压。残余增益较低（K = RC /RE​ < 1）。 该电路对输入电压变化不敏感，晶体管稳定地处于有效线性区。由于串联负反馈，该晶体管的输入电阻较高。而另一个截止的晶体管切断了其输入和输出之间的连接。因此，其输入电压不会影响输出电压。由于基极-发射极结截止，输入电阻也是较高的。

特征

[编辑]

ECL系列的其他显著特性包括：大电流需求近似恒定，且与电路状态无关。这意味着ECL电路产生的电源噪声相对较小，这与其他逻辑电路类型不同，后者在开关状态下的电流消耗大于静态状态下的电流消耗。在加密应用中，ECL电路也不易受到差分功率分析等旁道攻击的影响。 [需要引用]

ECL结构电路的传播时间可以小于一纳秒，包括信号进入和离开IC封装的延迟。某些类型的ECL一直是最快的逻辑器件系列。 [29]

抗辐射加固：虽然普通商用级芯片可以承受100戈瑞（10 krad），但许多 ECL 设备在100,000 戈瑞（10 Mrad）后仍能正常工作。 [30]

电源和逻辑电平

[编辑]

ECL电路通常采用负电源工作（电源正极接地）（其他逻辑系列将电源负极接地）。[2]:5 这样做主要是为了最大限度地减少电源变化对逻辑电平的影响。ECL对VCC上的噪声更敏感，而对VEE上的噪声相对免疫。[31]由于系统中地电位应是最稳定的电压，ECL电路采用正电源接地设计。这种接法下，当电源电压波动时，集电极电阻两端的压降仅轻微变化（若采用发射极恒流源则完全不变）。由于集电极电阻被牢牢锚定在地电位，输出电压仅产生微小偏移（或完全不变）。若将电源负端接地，则集电极电阻将连接至正电源轨。[2]:5 当集电极电阻上的恒定压降轻微变化（或不变）时，输出电压会跟随电源电压波动，此时电路的两个部分起到恒流电平移位器的作用。此情况下，R1-R2分压电路能在一定程度上补偿电压波动。采用正电源供电还存在另一缺点——输出电压会在高恒定电压背景（+3.9 V）下产生轻微波动（±0.4 V）。采用负电源供电的另一优势是可防止输出晶体管因输出端意外对地短路而损坏[32]（但无法防护输出端对负电源轨的短路）。

电源电压值的选择应确保有足够的电流流过补偿二极管D1和D2，并且共发射极电阻器RE两端的电压降足够。

市场上出售的ECL电路通常采用与其他电路系列不兼容的逻辑电平。这意味着ECL与其他逻辑电路系列（例如常用的TTL系列）之间的交互需要额外的接口电路。由于高低逻辑电平相对较近，ECL的噪声容限较小，这可能会带来麻烦。

至少有一家制造商（IBM）生产了用于其自有产品的ECL电路。这些电路的电源与公开市场上使用的电源有很大不同。 [24]

PECL

[编辑]
摩托罗拉 ECL/PEC 比较的逻辑电平[33] [2]:5
类型 Vee Vlow Vhigh Vswing Vcc Vcm
ECL –5.2 V –1.75 V –0.9 V –0.85 V 接地
PECL 接地 3.4 V 4.2 V 0.8 V 5.0 V
LVPECL 接地 1.6 V 2.4 V 0.8 V 3.3 V 2.0 V

正射极耦合逻辑（PECL），也称为伪ECL，是ECL的进一步发展，使用正5 V电源，而不是负5.2 V 电源。 [34]低压正发射极耦合逻辑 (LVPECL) 是PECL的功率优化版本，使用正3.3 V而不是5 V电源。PECL和LVPECL是主要用于高速和时钟分配电路的差分信号系统。

一个常见的误解是PECL设备与ECL设备略有不同。事实上，ECL设备和PECL设备核心电路结构和工作原理是完全相同的，只是电源接法有区别。 [35]

注释

[编辑]
  1. ^ 摩托罗拉的ECL设备采用负电源供电。这种“反向”布置是为了屏蔽集电极和发射极线路的噪声。它还具有非常不寻常的逻辑电平（参见 #电源和逻辑电平): 低电平（0）为-1.75 V，高电平（1）为-0.9 V。[2]:5 使用带有正电源的ECL来设计电路是可行的（参见PECL）。[2]:18

参考文献

[编辑]
  1. ^ Original drawing based on Blood Jr., William R. MECL System Design Handbook (PDF) 2nd. Motorola Semiconductor Products. 1972: 1 –通过Bitsavers. 
  2. ^ 2.0 2.1 2.2 2.3 2.4 2.5 2.6 TND309: General Information for MECL 10H and MECL 10K (PDF). ON Semiconductor: Semiconductor Components Industries. 2002: 2. TND309/D. （原始内容 (PDF)存档于July 8, 2015）. 
  3. ^ Designing with PECL (ECL at +5.0V), The High Speed Solution for the CMOS/TTL Designer (PDF) 2. Onsemi. September 1999 [2025-07-31]. （原始内容存档 (PDF)于2025-04-11）. 
  4. ^ 4.0 4.1 Lawless, Brian. Unit4: ECL Emitter Coupled Logic (PDF). Fundamental Digital Electronics. [2025-07-31]. （原始内容存档 (PDF)于2012-02-27）. 
  5. ^ Kumar, Anand. Pulse and Digital Circuits. PHI Learning. 2008: 472. ISBN 978-81-203-3356-7. 
  6. ^ Stonham, T. J. Digital Logic Techniques: Principles and Practice. Taylor & Francis. 1996: 173. ISBN 978-0-412-54970-0. 
  7. ^ Tummala, Rao R. Fundamentals of Microsystems Packaging. McGraw-Hill. 2001: 930. ISBN 978-0-07-137169-8. 
  8. ^ Mims, Forrest M. The Forrest Mims Circuit Scrapbook 2. Newnes. 2000: 115. ISBN 978-1-878707-48-2. 
  9. ^ Fisher, Dennis; Bahl, I.J. Gallium Arsenide IC Applications Handbook 1. Elsevier. 1995: 61. ISBN 978-0-12-257735-2. 
  10. ^ Eichelberger, E.B.; Bello, S.E. Differential Current Switch – High performance at low power. IBM Journal of Research and Development. May 1991, 35 (3): 313–320 [2025-07-31]. doi:10.1147/rd.353.0313. （原始内容需要付费订阅存档于2016-03-03）. 
  11. ^ 11.0 11.1 11.2 E. J. Rymaszewski; et al. Semiconductor Logic Technology in IBM (PDF). IBM Journal of Research and Development. 1981, 25 (5): 607–608 [August 27, 2007]. ISSN 0018-8646. doi:10.1147/rd.255.0603. （原始内容 (PDF)存档于July 5, 2008）. 
  12. ^ Yourke, Hannon S., Millimicrosecond non-saturating transistor switching circuits (PDF), October 1956 [2025-07-31], Stretch Circuit Memo # 3, （原始内容存档 (PDF)于2012-02-25） . Yourke's circuits used commercial transistors and had an average gate delay of 12 ns.
  13. ^ Roehr, William D.; Thorpe, Darrell (编). High-Speed Switching Transistor Handbook. Motorola. 1963. , p. 37.
  14. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. IBM's 360 and Early 370 Systems. MIT Press. 2003: 108. ISBN 0262517205. 
  15. ^ Langdon, J.L.; VanDerveer, E.J. Design of a High-Speed Transistor for the ASLT Current Switch (PDF). IBM Journal of Research and Development. 1967, 11: 69–73 [2025-07-31]. doi:10.1147/rd.111.0069. （原始内容存档 (PDF)于2020-04-26）. 
  16. ^ Logic Blocks Automated Logic Diagrams SLT, SLD, ASLT, MST (PDF). IBM: 1–10. [September 11, 2015]. （原始内容存档 (PDF)于2018-05-08） –通过Bitsavers. 
  17. ^ Roehr & Thorpe 1963
  18. ^ Roehr & Thorpe 1963
  19. ^ Blood Jr., William R. MECL System Design Handbook (PDF) 4th. Motorola Semiconductor Products, republished by On Semiconductor. 1988: vi [1980]. （原始内容 (PDF)存档于October 10, 2004）. 
  20. ^ Blood Jr., William R. MECL System Design Handbook (PDF) 1st. Motorola. October 1971: vi–vii [2025-07-31]. （原始内容存档 (PDF)于2025-07-07） –通过Bitsavers. 
  21. ^ Hively, J. W.; Muller, H. H.; Owens, W. K. F100K, A Standard Family of Subnanosecond ECL. Fairchild Journal of Semiconductor Progress: 16-21. [30 October 2024]. 
  22. ^ Thomas A. Longo: Department of Physics and Astronomy: Purdue University. www.physics.purdue.edu. [2025-07-31]. （原始内容存档于2024-07-28）. 
  23. ^ Maini, Anil K. Digital Electronics: Principles, Devices and Applications. John Wiley & Sons. 2007: 148. ISBN 9780470510513. 
  24. ^ 24.0 24.1 A. E. Barish; et al. Improved performance of IBM Enterprise System/9000 bipolar logic chips. IBM Journal of Research and Development. 1992, 36 (5): 829–834 [2025-07-31]. doi:10.1147/rd.365.0829. （原始内容需要付费订阅存档于2016-03-03）. 
  25. ^ Russell, R.M. The CRAY1 computer system (PDF). Communications of the ACM. 1978, 21 (1): 63–72 [April 27, 2010]. S2CID 28752186. doi:10.1145/359327.359336. （原始内容存档 (PDF)于2015-09-23）. 
  26. ^ IBM zEnterprise System Technical Introduction (PDF). August 1, 2013. （原始内容 (PDF)存档于November 3, 2013）. 
  27. ^ Supnik, Bob. Raven: Introduction: The ECL Conundrum. [2025-07-31]. （原始内容存档于2024-12-08）. Raven was started in 1988... Raven was a simplified VAX design with a single chip CPU and a single chip FPU. Implemented in Fujitsu's ECL standard cells, it was intended to run at 250Mhz and deliver 50 "VUPS" ... Power dissipation would have been a startling (for the day) 150W. 
  28. ^ Blood Jr. 1972
  29. ^ Sedra; Smith. Emitter-Coupled Logic (ECL) (PDF). Microelectronic Circuits. Oxford University Press. 2015: 47 [2025-07-31]. ISBN 978-0-19-933913-6. （原始内容存档 (PDF)于2025-07-03）. 
  30. ^ Leppälä, Kari; Verkasalo, Raimo. Protection of Instrument Control Computers against Soft and Hard Errors and Cosmic Ray Effects. 1989. 
  31. ^ Minges, Merrill L.; ASM International. Handbook Committee. Electronic Materials Handbook: Packaging. ASM International. 1989: 163. ISBN 9780871702852. 
  32. ^ Jain, R.P. Modern digital electronics. McGraw-Hill Education (India) Pvt Limited. 2003: 111. ISBN 9780070494923. 
  33. ^ Holland, Nick. Interfacing Between LVPECL, VML, CML and LVDS Levels (PDF). Application Report. Texas Instruments. December 2002 [2025-07-31]. SLLA120. （原始内容存档 (PDF)于2011-06-29）. 
  34. ^ Goldie, John. LVDS, CML, ECL – differential interfaces with odd voltages. EE Times. January 21, 2003 [2025-07-31]. （原始内容存档于2019-08-26）. 
  35. ^ Petty, Cleon; Pearson, Todd. Designing with PECL (ECL at +5.0 V) (PDF): 3. [2025-07-31]. AN1406-D. （原始内容存档 (PDF)于2025-03-17）. 
检索自“https://zh.wikipedia.org/w/index.php?title=射極耦合邏輯電路&oldid=88550604”