MESI協議
MESI協議是一個基於失效的快取一致性協議,是支持寫回(write-back)快取的最常用協議。也稱作伊利諾伊協議 (Illinois protocol,因為是在伊利諾伊大學厄巴納-香檳分校被發明的[1])。與寫直達(write through)快取相比,回寫緩衝能節約大量帶寬。總是有「髒」(dirty)狀態表示快取中的數據與主存中不同。MESI協議要求在快取不命中(miss)且數據塊在另一個快取時,允許快取到快取的數據複製。與MSI協議相比,MESI協議減少了主存的事務數量。這極大改善了性能。[2]
狀態
[編輯]快取行有4種不同的狀態:
- 已修改Modified (M)
- 快取行是髒的(dirty),與主存的值不同。如果別的CPU內核要讀主存這塊數據,該快取行必須回寫到主存,狀態變為共享(S).
- 獨占Exclusive (E)
- 快取行只在當前快取中,但是乾淨的(clean)--快取數據同於主存數據。當別的快取讀取它時,狀態變為共享;當前寫數據時,變為已修改狀態。
- 共享Shared (S)
- 快取行也存在於其它快取中且是乾淨的。快取行可以在任意時刻拋棄。
- 無效Invalid (I)
- 快取行是無效的
任意一對快取,對應快取行的相容關係:
M | E | S | I | |
---|---|---|---|---|
M | ![]() |
![]() |
![]() |
![]() |
E | ![]() |
![]() |
![]() |
![]() |
S | ![]() |
![]() |
![]() |
![]() |
I | ![]() |
![]() |
![]() |
![]() |
當塊標記為 M (已修改), 在其他快取中的數據副本被標記為I(無效).
操作
[編輯]有限狀態自動機的狀態轉換結束兩種場景:快取所在處理器的讀寫;其他處理器的讀寫。匯流排請求被匯流排窺探器監視。[4]
處理器對快取的請求:
- PrRd: 處理器請求讀一個快取塊
- PrWr: 處理器請求寫一個快取塊
匯流排對快取的請求:
- BusRd: 窺探器請求指出其他處理器請求讀一個快取塊
- BusRdX: 窺探器請求指出其他處理器請求寫一個該處理器不擁有的快取塊
- BusUpgr: 窺探器請求指出其他處理器請求寫一個該處理器擁有的快取塊
- Flush: 窺探器請求指出請求回寫整個快取到主存
- FlushOpt: 窺探器請求指出整個快取塊被發到匯流排以發送給另外一個處理器(快取到快取的複製)
解釋
圖1.1是MESI協議四種狀態的轉換圖。
初始狀態 | 操作 | 響應 |
---|---|---|
Invalid(I) | PrRd |
|
PrWr |
| |
Exclusive(E) | PrRd |
|
PrWr |
| |
Shared(S) | PrRd |
|
PrWr |
| |
Modified(M) | PrRd |
|
PrWr |
|
初始狀態 | 操作 | 響應 |
---|---|---|
Invalid(I) | BusRd |
|
BusRdX/BusUpgr |
| |
Exclusive(E) | BusRd |
|
BusRdX |
| |
Shared(S) | BusRd |
|
BusRdX |
| |
Modified(M) | BusRd |
|
BusRdX |
|
寫操作僅在快取行是已修改或獨占狀態時可自由執行。如果在共享狀態,其他快取都要先把該快取行置為無效,這種廣播操作稱作Request For Ownership (RFO).
快取對已修改狀態的快取行,要監聽各處理器對其的讀請求並插入其數據到匯流排。
快取對共享狀態的快取行,要監聽使其無效或請求擁有的廣播,當匹配時把該快取行置為無效。
已修改狀態、獨占狀態是精確的,匹配於該快取行在系統中的實際情況。共享狀態可以是不精確的: 如果別的快取拋棄了該行,只有當前快取擁有該行,但其狀態沒有變為獨占。其他快取不需要廣播通知其拋棄操作。
獨占狀態是一個優化機會:處理器修改共享狀態的快取行必須要先發出一個匯流排事務使得其他快取中的該行失效;而獨占狀態下修改一行不需要匯流排事務。
MESI協議操作圖解[5]
假定下述讀/寫操作訪問同一主存位置的數據。操作流是 : R1, W1, R3, W3, R1, R3, R2. 最初所有快取為空。
本地 請求 | P1 | P2 | P3 | 產生的
匯流排請求 |
數據提供者 | |
---|---|---|---|---|---|---|
0 | 最初 | - | - | - | - | - |
1 | R1 | E | - | - | BusRd | Mem |
2 | W1 | M | - | - | - | - |
3 | R3 | S | - | S | BusRd | P1's Cache |
4 | W3 | I | - | M | BusUpgr | - |
5 | R1 | S | - | S | BusRd | P3's Cache |
6 | R3 | S | - | S | - | - |
7 | R2 | S | S | S | BusRd | P1/P3's Cache |
參見
[編輯]參考文獻
[編輯]- ^ Papamarcos, M. S.; Patel, J. H. A low-overhead coherence solution for multiprocessors with private cache memories. Proceedings of the 11th annual international symposium on Computer architecture - ISCA '84 (PDF). 1984: 348 [2013-03-19]. ISBN 0818605383. doi:10.1145/800015.808204. (原始內容存檔 (PDF)於2012-12-24).
- ^ MESI Cache Coherence Simulator for Teaching Purposes. CLEI ELECTRONIC JOURNAL.
- ^ Culler, David. Parallel Computer Architecture. Morgan Kaufmann Publishers. 1997: Figure 5–15 State transition diagram for the Illinois MESI protocol. Pg 286.
- ^ Bigelow, Narasiman, Suleman. An evaluation of Snoopy Based Cache Coherence protocols (PDF). ECE Department, University of Texas at Austin. (原始內容存檔 (PDF)於2020-05-18).
- ^ Solihin, Yan. Fundamentals of Parallel Multicore Architecture. Raleigh, North Carolina: Solihin Publishing and Consulting, LLC. 2015-10-09. ISBN 978-1-4822-1118-4.