跳转到内容

多重图案化

本页使用了标题或全文手工转换
维基百科，自由的百科全书

多重图案化（英语：multiple patterning）是指一种在半导体制造过程中的技术。在光刻过程中使用了多重图案化曝光增强图形的密度，在10纳米和7纳米制程及更先进节点中必不可少。多重图案化出现的前提是单次光刻曝光可能不足以提供足够的分辨率，因此需要额外的曝光，或者必须使用（借助间隙壁）蚀刻特征侧壁来定位图案。

多重图案化的不同技术上：将特征分成若干组（此处示三组），每组由不同掩模成图中：使用间隙壁在间隙中生成额外独立特征 下：使用相反极性特征来切割（小缺口）先前存在的特征

如英特尔在其45纳米节点进行线切割[1]或台积电在其28纳米节点[2]，即便单次曝光分辨率足够，仍会使用额外掩模以获得更高品质的图案化。即使对于电子束曝光，在约10纳米半间距时单次曝光似乎也不足，因此需要双重图案化。[3][4]

双重图案化光刻最早由D. C. Flanders和N. N. Efremow于1983年演示。[5]此后已开发出多种双重图案化技术，例如自对准双重图案化（SADP）和纯光刻双重图案化方法。[6][7]

间距双重图案化由古特吉·辛格·桑杜（英语：Gurtej Sandhu）在2000年代率先提出，促使开发了32纳米制程NAND闪存记忆技术。此后，多图案化已被全球的NAND闪存和随机存取存储器制造商广泛采用。[8][9]

需要多重图案化的情况

[编辑]

以下几种情况会需要使用多重图案化。

线距低于分辨率

[编辑]
随机缺陷限制极紫外光刻的分辨率。 随机缺陷在更紧密的线距下更为严重；在36纳米线距时缺陷率无法降至约1e-9以下。接触图案在更大尺寸时缺陷率严重。

最明显需要多重图案化的情况是特征线距低于光学投影系统的分辨率极限。对于数值孔径为NA、波长为λ的系统，任何线距低于0.5 λ/NA时，在单次晶圆曝光中将无法解析。分辨率极限也可能源自随机效应，例如在EUV的情况。因此，即使20纳米线宽，在更大线距时缺陷率较高，也仍然需要EUV双重图案化。[10]

二维图案圆角化

[编辑]
二维图案圆角。 由少量干涉光束形成的二维密集图案呈现严重圆角。

已知由两束或三束光束沿某一方向干涉形成的密集二维图案（如使用四极或QUASAR照明）会出现明显的圆角化，尤其在弯折处和拐角处更为严重。[11][12][13]拐角圆角半径通常大于最小线距（约0.7 λ/NA）。[14]这也会在特征尺寸约0.4 λ/NA或更小时产生“热点”问题。[15]因此，优先定义线状图案，然后再根据需要切割出相应段落会更有利。[16]这需要额外的曝光。切割形状本身也可能出现圆角化，因此对放置精度要求很高。[16][17][18]

线尖与线宽的权衡

[编辑]

线尖的圆角化自然使得人们需要在缩小线宽（即线尖处宽度）和缩小相对线尖间距之间的权衡。当线宽缩小时，线尖半径也随之变小。当线尖宽度已经小于点扩散函数限制（k1≈0.6-0.7）时，线尖会自然回缩，[19]导致相对线尖之间的间距增大。点扩散函数同样限制了线尖中心之间可分辨的最小距离（常建模为圆形）。这进一步需要在减小单元宽度和减小单元高度之间的权衡。通过增加一个切割/修整掩模（见下文讨论），可以避免这种权衡。[20]因此，对于面向EUV的7纳米节点，金属线宽为18纳米（λ=13.5 nm、NA=0.33时k1=0.44），线尖间距小于25纳米（k1=0.61）时，单次EUV图案化不足以满足需求，需要第二次切割曝光。

布局不同部分需要不同的照明

[编辑]
不同特征需要不同照明。 相同布局中的不同特征（以不同颜色表示）可能需要不同的照明，因此需要不同的曝光。虽然水平和垂直线可以使用相同的四极照明（蓝色）处理，但45度方向的线则需要完全不同的四极照明（红色）。因此，要涵盖所有这些情况，需要进行单独的曝光。

当图案包含接近分辨率极限的特征尺寸时，不同排列的特征往往需要特定的照明才能成像。[21]

最基本的例子是水平密集线与垂直线（半线距<0.35 λ/NA），前者需要使用南-北偶极照明，而后者需要使用东西偶极照明。如果同时使用这两种类型（也称为交叉四极C-Quad），不匹配的偶极会降低相应线条方向的图像质量。[22]在线距可达λ/NA的情况下，水平和垂直线可通过四极或QUASAR照明同时满足，但对角线间距特征和弯折特征则会出现劣化。[23][24]

在动态随机存取存储器中，阵列区和外围区需在不同的照明条件下曝光。例如，阵列区可使用偶极照明，而外围区则可使用环形照明。[25]这种情况适用于任何具有不同线距或不同特征排列的图案集合（半线距<0.5 λ/NA），例如矩形阵列与交错阵列。[26][27][25][28]虽然各单独图案本身都是可解析的，但无法使用单一照明同时覆盖所有情况。某一最小线距可能需要某种照明，而同一照明对两倍该最小线距的图案则因散焦而不适用。[29][30]

同时存在孤立特征与密集特征也是多线距图案化的典型实例。为使在为密集特征量身定制的照明下仍能图案化孤立特征，设计了分辨率辅助特征（SRAF）。然而，并非所有线距范围都能被覆盖，特别是半密集特征往往难以包括在内。[31][32]

具体示例：孔阵列

[编辑]
阵列专用照明。不同的阵列配置需要不同且互斥的照明。要兼顾所有这些情况，需要使用不同照明的不同曝光。

对于孔阵列（最小半线距<0.6 λ/NA）的特定情况，已有三种广为人知的阵列状况分别需要三种完全不同的照明。规则阵列通常需要Quasar照明，而同样的阵列旋转45度后变为棋盘式阵列，此时需要C-Quad照明。[28]而与这两种情况均不同的、近三角形或六边形对称的阵列，则需要六极照明。[33]

多线距图案

[编辑]
OPC热点。红色区域中空间不足，无法在存在1倍最小金属线距（MMP）的同时为2倍MMP提供辅助特征。
线距不兼容的图案。为多线距图案的某些部分量身定制的照明可能会损害其它部分。在此，蓝色区域有利于最小线距，而红色区域有利于线段但不利于最小线距。

有时一个特征图案本身包含多种线距，而且这些线距之间的差异严重到没有任何照明能够同时对两种线距进行满意成像。一个常见示例，仍来自动态随机存储器，就是定义阵列激活区的砖形图案。[34][35]除了激活区的窄线距之外，同一方向上激活区间隔或断裂的线距也不同于窄线距。当窄线距<λ/NA（但仍>0.5 λ/NA）时，由于双倍线距在焦点方面的限制，无法与窄线距同时成像。选择性蚀刻结合SADP或SAQP（下文将描述）是目前同时实现两种线距图案化的最佳方法。[36]

与双束干涉的小偏差

[编辑]

双束干涉图案（半线距<0.5 λ/NA）会形成一组规则间距的线。当这些线出现断裂，例如砖形图案时，即构成了对干涉图案的小偏差。此类偏差通常不足以完全抵消基础规则线图案的相长或相消干涉，因此常会在旁瓣处出现残留曝光。[37][38]在偶极照明下，线端间隙容易被桥接。[39]因此需要另一重掩模（通常称为切割掩模）来更可靠地打断线状图案。

线切割

[编辑]
切割形状的错位可能导致电气问题，如击穿和接触电阻变化。

最早实现多重图案化的方法就是线切割，最初出现在英特尔45纳米节点，用于160纳米栅极线距。[40]使用第二重掩模对由第一重掩模定义的线进行切割，并不会直接增加特征密度，而是允许定义基于最小线距的图案，例如在前述双束干涉生成的线条附近形成砖形图案。双束干涉依然主导衍射图案。[37]事实上，如果没有单独的切割曝光，最小线距线端之间的间隙将会过大。[41][42]这是由于较低空间频率导致的圆角化所致。[43]

切割形状本身也会出现圆角化；虽然可通过优化照明将其最小化，[44]但无法完全消除。

在应用第二重掩模进行线切割时，必须考虑与第一重掩模的叠合，否则会产生边缘位置误差（EPE）。如果线距已接近分辨率极限，切割图案本身可能因剂量或焦点窗口受限而成像困难。EUV随机性导致切割形状随机变化。[45]在这种情况下，需要使用多重切割掩模，或让切割跨越多条线。自对准线切割（下文将讨论）可能是更优选项。

间距分离

[编辑]
双重曝光、双重蚀刻（沟槽）：在第一轮图案上涂覆光阻；在原有特征旁边进行刻蚀；移除光阻
通过间距分离实现双重图案化。“间距分离”方法将相邻特征分配到两种不同的掩模（由不同颜色表示）。该方法至今仍是最简单的多重图案化方案，成本低于EUV。

多重图案化的最简单形式是将图案分离成二个或者三个部分。每个部分按照通常的制程方法进行制作，合并形成最终的图层。这种方法称为“间距分离”（pitch splitting），因为相隔一个线距的两条特征无法同时成像，只能对每隔开的特征进行单独成像，也会被称为光照-刻蚀-光照-刻蚀（LELE，Litho-Etch-Litho-Etch）。这种技术用于20纳米制程、14纳米制程等。由于只有少数关键层需要额外曝光，，额外曝光的成本在相关制程中可以承受。但更棘手的问题在于特征间的定位误差（叠合）。因此，后续出现了自对准侧壁成像方法，取代了该做法。

有时需要将两个各自印刷的特征“拼接”成一个特征。

“蛮力”式的沟槽图案化方法包括至少两次独立曝光并在同一层上蚀刻各自的子图案。每次曝光都要涂布不同光阻。完成整个流程后，最终图案是之前蚀刻的各个子图案的组合。通过交错这些子图案，理论上可以无限提高图案密度；半线距与子图案数量成反比。例如，将两条50 nm半线距图案交错可形成25 nm半线距图案；三条75 nm半线距图案或四条100 nm半线距图案亦可。同样，要缩小特征尺寸通常需要化学缩小、热回流或缩小辅助薄膜等技术辅助。得到的组合图案可传递到下面的最终层。

有时需要将两个各自印刷的特征“拼接”成一个特征。[46][47][48]此类双重图案化方法已应用于约15 nm DRAM及更先进工艺。[49]

间距分离方法的一种变体是“光阻冻结”（resist freezing），[50]可以在第一层已显影光阻上直接涂布第二层光阻。JSR已用此方法演示出32 nm线宽和线距，[51]其中第一层光阻通过表面硬化实现“冻结”效果。

近年来，“间距分离”一词的范围逐渐扩大，包含了侧壁图案转移技术。

侧壁图案转移

[编辑]
间隙壁掩模：第一轮图案；沉积；通过蚀刻形成间隙壁；移除第一轮图案；使用间隙壁掩模蚀刻；得到最终图案

在间隙壁图案化（英语：Spacer patterning）中，间隙壁（spacer）是指在预先成型特征侧壁上形成的薄膜层。间隙壁通过在先前图案上沉积或反应形成薄膜，然后蚀刻去除所有水平表面上的薄膜，仅保留侧壁上的薄膜。移除原始图案后，剩下的就是间隙壁。然而，由于每条线都会形成两个间隙壁，线密度相当于原来翻倍，通常称为自对准双重图案化（SADP）。间隙壁技术可用于定义原始光刻线距一半的狭窄栅极等场景。

由于间距分割方法面临不同曝光部分之间特征位置差异的困扰，侧壁图案转移（SIT）日益成为必要方案。SIT通常需要在已刻蚀特征侧壁上形成间隙壁层。如果该间隙壁对应导电特征，则最终需要在不小于两处位置进行切割，以将其分割成两条或多条导电线；若间隙壁对应介电特征，则无需切割。对于先进逻辑图案，预测需要多少切割是极具挑战性的问题。

由于间隙壁材料通常是硬掩模材料，其刻蚀后的图案质量往往优于刻蚀后光阻的轮廓，后者一般受线边缘粗糙度困扰。[52]

间隙壁方法的主要问题在于：移除附着材料后，间隙壁能否保持在正确位置；间隙壁的轮廓是否可接受；以及蚀刻去除附着材料时是否会侵蚀下面的材料。若移除间隙壁旁边的材料也顺带去除了一部分下面的材料，则会导致间隙壁两侧地形高度不一致。[53]任何掩模错位或预先成型特征关键尺寸（CD）的偏差，都会使特征间线距交替变化，这就是所谓的“行距走动”（pitch walking）。[54]

间隙壁的位置也取决于它所附着的图案。如果图案过宽或过窄，都会影响间隙壁的位置。不过，对于关键存储器特征制造流程而言，这种情况可通过自对准方式规避。

当SADP重复进行时，可实现额外的线距减半，通常称为自对准四重图案化（SAQP）。考虑到单次浸没式光刻（英语：Immersion lithography）曝光的最小线距预期为76 nm，使用SAQP即可达到19 nm线距。[55]

多重图案化应用

[编辑]

前沿逻辑/ASIC多重图案化实践

[编辑]
公司 逻辑工艺 最小金属间距(MMP) 栅间间距 (CGP) MMP*CGP CGP:MMP ratio 最先进技术 量产开始时间
Intel 10nm 36 nm[56] 54 nm[56] 1944 nm2 1.5 SAQP[56][57] 2017年末[58]
台积电（TSMC） 7nm 40 nm 57 nm[59] 2280 nm2 1.425 LELELE[60] 2017年初[61]
三星电子 10LPE 48 nm[62] 64 nm[62] 3072 nm2 1.33 LELELE[63] 2016年末
GlobalFoundries 7LP 40 nm[59] 56 nm[59] 2240 nm2 1.4 LELELE,[64] SADP[59] 2018年末[64]

参考资料

[编辑]
  1. ^ Intel 45nm HKMG (PDF). 
  2. ^ Does VXL support cutpoly and cutmetal or trimmetal layer for breaking connectivity of a continuously drawn poly and metal layer?. support1.cadence.com. 
  3. ^ Chao, Weilun; Kim, Jihoon; Anderson, Erik H.; Fischer, Peter; Rekawa, Senajith; Attwood, David T. Double patterning HSQ processes of zone plates for 10 nm diffraction limited performance. The 53rd International Symposium on Electron, Ion, and Photon Beams and Nanolithography, Marco Island, FL, May 26–29, 2009. 2009-01-09. 
  4. ^ Duan, Huigao; Winston, Donald; Yang, Joel K. W.; Cord, Bryan M.; Manfrinato, Vitor R.; Berggren, Karl K. Sub-10-nm half-pitch electron-beam lithography by using poly(methyl methacrylate) as a negative resist (PDF). Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena. November 2010, 28 (6): C6C58–C6C62. Bibcode:2010JVSTB..28C..58D. doi:10.1116/1.3501353. hdl:1721.1/73447 可免费查阅. （原始内容 (PDF)存档于2012-01-19）. 
  5. ^ D. C. Flanders; N. N. Efremow. Generation of <50 nm period gratings using edge defined techniques. Journal of Vacuum Science & Technology B. 1983, 1 (4): 1105–1108. Bibcode:1983JVSTB...1.1105F. doi:10.1116/1.582643. 
  6. ^ Chris Bencher; Yongmei Chen; Huixiong Dai; Warren Montgomery; Lior Huli. 22nm half-pitch patterning by CVD spacer self alignment double patterning (SADP). Optical Microlithography XXI (Optical Microlithography XXI; 69244E). 2008, 6924: 69244E. Bibcode:2008SPIE.6924E..4EB. S2CID 121968664. doi:10.1117/12.772953. 
  7. ^ A. Vanleenhove; D. Van Steenwinckel. Flagello, Donis G , 编. A litho-only approach to double patterning. Society of Photo-Optical Instrumentation Engineers (SPIE) Conference Series. Optical Microlithography XX (Optical Microlithography XX; 65202F). 2007, 6520: 65202F. Bibcode:2007SPIE.6520E..2FV. S2CID 119829809. doi:10.1117/12.713914. 
  8. ^ IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. [4 July 2019]. （原始内容存档于September 9, 2018）. 
  9. ^ Micron Named Among Top 100 Global Innovators for Sixth Straight Year. 美光科技. 2018-02-15 [5 July 2019]. 
  10. ^ De Simone, Danilo; Vandenberghe, Geert. Printability study of EUV double patterning for CMOS metal layers. Goldberg, Kenneth A. (编). Extreme Ultraviolet (EUV) Lithography X. 2019: 21. ISBN 978-1-5106-2561-7. doi:10.1117/12.2515603. 
  11. ^ Milan Vala; Jiri Homola. Flexible method based on four-beam interference lithography for fabrication of large areas of perfectly periodic plasmonic arrays. Optics Express. 2014, 22 (15): 18778–18789. Bibcode:2014OExpr..2218778V. PMID 25089495. doi:10.1364/OE.22.018778 可免费查阅. 
  12. ^ van Setten, Eelco; Wittebrood, Friso; et al. Patterning options for N7 logic: Prospects and challenges for EUV. Behringer, Uwe F.W; Finders, Jo (编). 31st European Mask and Lithography Conference 9661. September 4, 2015: 96610G. Bibcode:2015SPIE.9661E..0GV. S2CID 106609033. doi:10.1117/12.2196426. 
  13. ^ Kim, Ryoung-Han; Wood, Obert; Crouse, Michael; Chen, Yulu; Plachecki, Vince; Hsu, Stephen; Gronlund, Keith. Application of EUV resolution enhancement techniques (RET) to optimize and extend single exposure bi-directional patterning for 7nm and beyond logic designs. Panning, Eric M.; Goldberg, Kenneth A. (编). Extreme Ultraviolet (EUV) Lithography VII 9776. 2016: 97761R. doi:10.1117/12.2219177. 
  14. ^ R. L. Jones and J. D. Byers, Proc. SPIE 5040, 1035 (2003).
  15. ^ S. Kobayashi et al., Proc. SPIE 6521, 65210B (2007).
  16. ^ 16.0 16.1 R. Kotb et al., Proc. SPIE 10583, 1058321 (2018).
  17. ^ Y. Borodovsky. EUV Lithography at Insertion and Beyond (PDF). International Workshop on EUV Lithography. 2012. 
  18. ^ L. T.-N. Wang et al., Proc. SPIE 9781, 97810B (2016).
  19. ^ C. A. Mack, Proc. SPIE 4226, 83 (2000).
  20. ^ McLellan, Paul. TSMC @ N7 with Cadence. Cadence Community Blogs. 2017. 
  21. ^ C. T. Bodendorf, Proc. SPIE 5992, 599224 (2005).
  22. ^ M. Burkhardt et al., Proc. SPIE 6520, 65200K (2007).
  23. ^ E. Hendrickx et al., Proc. SPIE 6924, 69240L (2008).
  24. ^ W. N. Partlo et al., Proc. SPIE 1927, 137 (1993).
  25. ^ 25.0 25.1 T. Winkler et al., Proc. SPIE 5754, 1169 (2005).
  26. ^ Y. Chen et al., J. Vac. Sci. & Tech. B 35, 06G601 (2017).
  27. ^ K. Tsujita et al., Proc. SPIE 6520, 652036 (2007).
  28. ^ 28.0 28.1 K. Tian et al., Proc. SPIE 7274, 72740C (2009).
  29. ^ DRAM Periphery Metal Patterning Pitch Incompatibilities. 2023年4月9日 –通过YouTube. 
  30. ^ A Forbidden Pitch Combination at Advanced Lithography Nodes. www.linkedin.com. 
  31. ^ F. M. Schellenberg et al., DAC 2001, Adoption of OPC and the Impact on Design and Layout.
  32. ^ V. Wiaux et al., Proc. SPIE 5040, 270 (2003).
  33. ^ B. Bilski et al., Proc. SPIE 10466, 1046605 (2017).
  34. ^ Lim, T. E. D. Samsung Tech Conference 2006(2D pattern Design and application for 80nm node devices and beyond). Value Creator TED. 2014年4月11日. 
  35. ^ When Lithography Requires Multiple Patterning: Avoiding Analog Distortions in the Resist Layer. 2022年1月16日 –通过YouTube. 
  36. ^ Feature-Selective Etching in SAQP for Sub-20 nm Patterning. www.linkedin.com. 
  37. ^ 37.0 37.1 N. Singh and M. Mukherjee-Roy, Proc. SPIE vol. 4691, 1054 (2002).
  38. ^ J. Garofalo et al., J. Vac. Sci. & Tech. B 11, 2651 (1993).
  39. ^ T. Matsuda et al., Proc. SPIE 7973, 797316 (2011).
  40. ^ Intel Technology Journal 45nm issue
  41. ^ How Line Cuts Became Necessarily Separate Steps in Lithography. www.linkedin.com. 
  42. ^ M. Eurlings et al., Proc. SPIE 4404, 266 (2001).
  43. ^ Vanishing of Half the Fourier Coefficients in Staggered Arrays. 2021年10月10日 –通过YouTube. 
  44. ^ Optimized Illumination for Dense Metal Cut Patterns. 2022年6月25日 –通过YouTube. 
  45. ^ EUV Stochastic Variability in Line Cuts. 2022年3月13日 –通过YouTube. 
  46. ^ S-Min Kim et al., Proc. SPIE 6520, 65200H (2007).
  47. ^ Y. Kohira et al., Proc. SPIE 9053, 90530T (2014).
  48. ^ Application-Specific Lithography: Sense Amplifier and Sub-Wordline Driver Metal Patterning in DRAM. www.linkedin.com. 
  49. ^ Chen, Frederick. Stitched Multi-Patterning for Minimum Pitch Metal in DRAM Periphery. 2025年4月1日. 
  50. ^ Scaling-driven nanoelectronics - Resists. （原始内容存档于2010-03-23）. 
  51. ^ LaPedus, Mark. JSR demos 'freezing material' for 22-nm production. March 13, 2008. （原始内容存档于2014-07-15）. 
  52. ^ X. Hua et al., J. Vac. Sci. Tech. B, vol. 24, pp. 1850–1858 (2006).
  53. ^ Y-K Choi et al., J. Phys. Chem. B, vol. 107, pp. 3340–3343 (2003).
  54. ^ Chao, Robin; Kohli, Kriti K.; Zhang, Yunlin; Madan, Anita; Muthinti, Gangadhara Raja; Hong, Augustin J.; Conklin, David; Holt, Judson; Bailey, Todd C. Multitechnique metrology methods for evaluating pitch walking in 14 nm and beyond FinFETs. Journal of Micro/Nanolithography, MEMS, and MOEMS. 2014-01-01, 13 (4): 041411. Bibcode:2014JMM&M..13d1411C. ISSN 1932-5150. S2CID 122374784. doi:10.1117/1.JMM.13.4.041411. 
  55. ^ I. Bouchoms et al., Proc. SPIE 7274, 72741K (2009).
  56. ^ 56.0 56.1 56.2 Intel unveils 10nm. [2017-08-25]. （原始内容存档于2019-08-05）. 
  57. ^ Intel 14 nm Leadership (PDF). [2017-08-25]. （原始内容存档 (PDF)于2020-12-09）. 
  58. ^ Intel Cannonlake may slip to 2018. [2017-08-25]. （原始内容存档于2017-04-04）. 
  59. ^ 59.0 59.1 59.2 59.3 存档副本. [2017-08-25]. （原始内容存档于2019-03-30）. 
  60. ^ TSMC 7nm to use triple patterning. [2017-08-25]. （原始内容存档于2017-12-01）. 
  61. ^ TSMC on 2017. [2017-08-25]. （原始内容存档于2019-08-04）. 
  62. ^ 62.0 62.1 Samsung 10nm. [2017-08-25]. （原始内容存档于2017-12-30）. 
  63. ^ Samsung announces 10nm FinFET process for SoC
  64. ^ 64.0 64.1 GlobalFoundries Updates 7nm. [2017-08-25]. （原始内容存档于2019-08-08）. 
检索自“https://zh.wikipedia.org/w/index.php?title=多重图案化&oldid=87532821”