高介电常数材料

在半导体产业中，高介电常数材料也称为高κ介电材料（high-κ dielectric）指与二氧化硅相比具有高介电常数的材料。高介电常数材料用于半导体器件制造过程中，通常用来替代二氧化硅栅介质或器件的其他介电层。高κ栅介质的应用是实现微电子元件进一步微型化的若干策略之一，俗称“延续摩尔定律”。

有时这些材料也称为“高k”（发音“kay”），而非“高κ”（kappa）。

高κ材料需求

二氧化硅（SiO
2）作为栅氧化层材料已使用数十年。随着MOSFET尺寸的不断缩小，为提高（单位面积）栅电容以提升器件性能，二氧化硅栅介质的厚度也在不断下降。当厚度缩减至2 nm以下时，由于量子穿隧导致的漏电流急剧增加，进而造成高功耗和可靠性降低。用高κ材料替换二氧化硅栅介质后，即可在不增加隧穿漏电的前提下，进一步减薄等效氧化层，实现更高的栅电容。

第一原则

MOSFET中的栅极氧化物可以建模为平行板电容器。忽略Si衬底和栅极的量子力学和耗尽效应，平行板电容器的电容 $C$ 可表示为

MOSFET中的栅氧化层可近似为平行板电容。忽略来自硅基底和栅极的量子效应及耗尽效应，该平行板电容器的電容值 $C$ 为：

C={\frac {\kappa \varepsilon _{0}A}{t}}

其中

$A$ 为电容面积
$κ$ 为材料的相对电容率（二氧化硅约为3.9）
$ε 0$ 为真空电容率
$t$ 为氧化层厚度

由于泄漏限制限制了 $t$ 的进一步降低，因此增加栅极电容的另一种方法是通过用高介电常数材料代替二氧化硅来改变κ。在这种情况下，可以使用更厚的栅极氧化层，这可以减少流过结构的漏电流并提高栅极介电可靠性。

由于无法无限制减薄 $t$ 以避免漏电，可通过用高κ材料增加κ值，在保持或增加电容的同时，允许使用更厚的氧化层以降低漏电流并提升栅介质可靠度。

栅电容对驱动电流的影响

MOSFET的饱和漏极电流 $I D,Sat$ （在渐进沟道近似下）可表示为：

I_{D,{\text{Sat}}}={\frac {W}{L}}\mu \,C_{\text{inv}}{\frac {(V_{G}-V_{\text{th}})^{2}}{2}}

其中

$W$ 为沟道宽度
$L$ 为沟道长度
$μ$ 为载流子迁移率（此处假设恒定）
$C inv$ 为沟道反型时的栅介电电容密度
$V G$ 为栅极电压
$V th$ 为阈值电压

由于 $V G - V th$ 的范围受限于可靠性及室温操作，且阈值电压难以下降至约200 mV以下（否则氧化层漏电和亚阈态导通会导致静态功耗过高）（参见2006年国际半导体技术路线图^[1]；以及Roy等人^[2]），故要提升 $I D,sat$ ，只能通过缩短沟道长度或增大栅介电电容来实现。

材料及考量

用其他材料替代二氧化硅栅介质会增加制造复杂度。二氧化硅可通过热氧化（英语：Thermal oxidation）在硅表面原位生成，具有均匀且高质量的界面。因而研究聚焦于寻找既具高介电常数，又能与现有工艺兼容的材料。其他关键考量包括与硅的能带对齐（影响漏电流）、薄膜形貌、热稳定性、对沟道载流子迁移率的影响，以及薄膜/界面缺陷最小化。已被广泛研究的材料有硅酸铪、硅酸锆、二氧化铪和二氧化锆，通常采用原子层沉积法制备。

高κ介电材料中的缺陷态会显著影响电性能，可通过零偏置热激励电流谱、零温度梯度零偏置热激励电流谱^[3]^[4]或非弹性电子隧穿谱（英语：Inelastic electron tunneling spectroscopy）等方法测量。

工业应用

自1990年代以来，业界已在栅介质中引入氧氮化硅（英语：Silicon oxynitride），即在传统的二氧化硅中掺入少量氮，以略微提高介电常数并抑制掺杂物通过栅介质的扩散。

2000年，美光科技的Gurtej Singh Sandhu与Trung T. Doan率先开发了用于DRAM的原子层沉积高κ薄膜工艺，推动了90纳米制程节点半导体存储器的经济化实现^[5]^[6]

2007年初，英特尔宣布在45纳米制程中与金属栅配套部署基于铪的高介电常数材料，并已在代号“Penryn”的2007年处理器系列中出货^[7]^[8]；同时，IBM也宣布将在2008年部分产品中采用基于铪的高介电常数材料，最可能的介电材料是氮化铪硅酸盐（HfSiON）。HfO
2和HfSiO在掺杂活化退火过程中易结晶。日本電氣电子公司也在其55 nm “UltimateLowPower”工艺中应用了HfSiON介电^[9]。不过，随着铪含量增加，陷阱相关漏电随器件应力和寿命增长而加剧。尽管如此，未来高介电常数材料是否以铪为基础尚无定论。2006年国际半导体技术路线图预测，高介电常数材料将在2010年前后普遍应用于行业中。

参考

^ Process Integration, Devices, and Structures (PDF). International Technology Roadmap for Semiconductors: 2006 Update. （原始内容 (PDF)存档于2007-09-27）.
^ Kaushik Roy, Kiat Seng Yeo. Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. 2004: Fig. 2.1, p. 44. ISBN 978-0-07-143786-8.
^ Lau, W. S.; Zhong, L.; Lee, Allen; See, C. H.; Han, Taejoon; Sandler, N. P.; Chong, T. C. Detection of defect states responsible for leakage current in ultrathin tantalum pentoxide (Ta[sub 2]O[sub 5]) films by zero-bias thermally stimulated current spectroscopy. Applied Physics Letters. 1997, 71 (4): 500. doi:10.1063/1.119590.
^ Lau, W. S.; Wong, K. F.; Han, Taejoon; Sandler, Nathan P. Application of zero-temperature-gradient zero-bias thermally stimulated current spectroscopy to ultrathin high-dielectric-constant insulator film characterization. Applied Physics Letters. 2006, 88 (17): 172906. doi:10.1063/1.2199590.
^ IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award，电气电子工程师学会. （原始内容存档于2018-09-09）.
^ Sandhu, Gurtej; Doan, Trung T. Atomic layer doping apparatus and method. Google Patents. 2001-08-22 [2019-07-05]. （原始内容存档于2019-07-05）.
^ Intel 45nm High‑k Silicon Technology Page. Intel.com. [2011-11-08]. （原始内容存档于2009-10-06）.
^ IEEE Spectrum: The High‑k Solution. [2007-10-25]. （原始内容存档于2007-10-26）.
^ UltimateLowPower Technology. Necel.com. [2011-11-08]. （原始内容存档于2010-02-19）.

[1] Process Integration, Devices, and Structures (PDF). International Technology Roadmap for Semiconductors: 2006 Update. （原始内容 (PDF)存档于2007-09-27）.

[Roy2-2] Kaushik Roy, Kiat Seng Yeo. Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. 2004: Fig. 2.1, p. 44. ISBN 978-0-07-143786-8.

[3] Lau, W. S.; Zhong, L.; Lee, Allen; See, C. H.; Han, Taejoon; Sandler, N. P.; Chong, T. C. Detection of defect states responsible for leakage current in ultrathin tantalum pentoxide (Ta[sub 2]O[sub 5]) films by zero-bias thermally stimulated current spectroscopy. Applied Physics Letters. 1997, 71 (4): 500. doi:10.1063/1.119590.

[4] Lau, W. S.; Wong, K. F.; Han, Taejoon; Sandler, Nathan P. Application of zero-temperature-gradient zero-bias thermally stimulated current spectroscopy to ultrathin high-dielectric-constant insulator film characterization. Applied Physics Letters. 2006, 88 (17): 172906. doi:10.1063/1.2199590.

[ieee2-5] IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award，电气电子工程师学会. （原始内容存档于2018-09-09）.

[6] Sandhu, Gurtej; Doan, Trung T. Atomic layer doping apparatus and method. Google Patents. 2001-08-22 [2019-07-05]. （原始内容存档于2019-07-05）.

[7] Intel 45nm High‑k Silicon Technology Page. Intel.com. [2011-11-08]. （原始内容存档于2009-10-06）.

[8] IEEE Spectrum: The High‑k Solution. [2007-10-25]. （原始内容存档于2007-10-26）.

[9] UltimateLowPower Technology. Necel.com. [2011-11-08]. （原始内容存档于2010-02-19）.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]